Pentium (original) - Pentium (original)

Pentium

Informação geral
Lançado	22 de março de 1993
Interrompido	15 de fevereiro de 2000
atuação
Máx. Taxa de clock da CPU	60–300 MHz
Velocidades FSB	50-66 MHz
Cache
Cache L1	16–32 KiB
Arquitetura e classificação
Arquitetura	P5 ( IA-32 )
Instruções	MMX
Especificações físicas
Tomadas)
Produtos, modelos, variantes
Modelo (s)
História
Antecessor	Intel 80486
Sucessor	P6 , Pentium II

O microprocessador Pentium foi apresentado pela Intel em 22 de março de 1993, como o primeiro CPU da marca Pentium . Era um conjunto de instruções compatível com o 80486, mas era um projeto de microarquitetura novo e muito diferente. O P5 Pentium foi a primeira microarquitetura x86 superescalar e o primeiro microprocessador superescalar do mundo a ser produzido em massa. Ele incluiu dois pipelines inteiros , uma unidade de ponto flutuante mais rápida , barramento de dados mais amplo , código separado e caches de dados e muitas outras técnicas e recursos para aprimorar o desempenho e oferecer suporte à segurança, criptografia e multiprocessamento para estações de trabalho e servidores.

Considerada a quinta geração principal na linha de processadores compatível com 8086, sua implementação e microarquitetura foi denominada P5 . Como acontece com todos os novos processadores da Intel desde o Pentium, algumas novas instruções foram adicionadas para aprimorar o desempenho para tipos específicos de cargas de trabalho.

O Pentium foi o primeiro Intel x86 a criar um suporte robusto de hardware para multiprocessamento semelhante ao de grandes computadores mainframe IBM. A Intel trabalhou em estreita colaboração com a IBM para definir essa capacidade e, em seguida, a Intel a projetou na microarquitetura P5. Essa nova capacidade estava ausente nas gerações x86 anteriores e nas cópias x86 dos concorrentes.

Para realizar seu maior potencial, os compiladores tiveram que ser otimizados para explorar o paralelismo de nível de instrução fornecido pelos novos pipelines superescalares duplos e os aplicativos precisavam ser recompilados. A Intel gastou esforços e recursos substanciais trabalhando com fornecedores de ferramentas de desenvolvimento e grandes fornecedores independentes de software (ISV) e empresas de sistema operacional (OS) para otimizar seus produtos para Pentium antes do lançamento do produto.

Em outubro de 1996, o Pentium MMX semelhante foi lançado, complementando a mesma microarquitetura básica com o conjunto de instruções MMX , caches maiores e alguns outros aprimoramentos.

Os concorrentes incluíam as famílias Motorola 68040 , Motorola 68060 , PowerPC 601 , SPARC , MIPS , Alpha , a maioria das quais também usou uma configuração de pipeline de instrução dupla superescalar em ordem em algum momento.

A Intel descontinuou os processadores P5 Pentium (vendidos como um produto mais barato desde o Pentium II de 1997) no início de 2000 em favor do processador Celeron , que também substituiu a marca 80486 .

Desenvolvimento

A microarquitetura P5 foi projetada pela mesma equipe da Santa Clara que projetou o 386 e o ​​486. O trabalho de design começou em 1989; a equipe decidiu usar uma arquitetura superescalar , com cache on-chip, ponto flutuante e previsão de ramificação. O projeto preliminar foi simulado com sucesso pela primeira vez em 1990, seguido pelo layout do projeto. A essa altura, a equipe tinha várias dezenas de engenheiros. O projeto foi gravado ou transferido para o silício em abril de 1992, quando o teste beta começou. Em meados de 1992, a equipe P5 tinha 200 engenheiros. A Intel planejou inicialmente demonstrar o P5 em junho de 1992 na feira PC Expo e anunciar formalmente o processador em setembro de 1992, mas problemas de design forçaram o cancelamento da demonstração, e o lançamento oficial do chip foi adiado até a primavera de 1993.

John H. Crawford , arquiteto-chefe do 386 original, co-gerenciou o projeto do P5, junto com Donald Alpert, que gerenciou a equipe de arquitetura. Dror Avnon gerenciou o design da FPU. Vinod K. Dham era o gerente geral do grupo P5.

O projeto de arquitetura de múltiplos núcleos Larrabee da Intel usa um núcleo de processador derivado de um núcleo P5 (P54C), aumentado por multithreading , instruções de 64 bits e uma unidade de processamento vetorial de 16 largos . A microarquitetura Bonnell de baixa potência da Intel empregada nos primeiros núcleos do processador Atom também usa um pipeline duplo em ordem semelhante ao P5.

A Intel usou o nome Pentium em vez de 80586, porque descobriu que os números não podem ser marcas registradas .

Melhorias em relação ao i486

A microarquitetura P5 traz vários avanços importantes em relação à arquitetura i486 anterior.

• Desempenho :
  • Arquitetura superescalar - O Pentium tem dois caminhos de dados (pipelines) que permitem completar duas instruções por ciclo de clock em muitos casos. O tubo principal (U) pode lidar com qualquer instrução, enquanto o outro (V) pode lidar com as instruções simples mais comuns. Alguns proponentes do computador com conjunto reduzido de instruções (RISC) argumentaram que o conjunto de instruções x86 "complicado" provavelmente nunca seria implementado por uma microarquitetura com pipeline estreito , muito menos por um projeto de pipeline duplo. O 486 e o ​​Pentium demonstraram que isso era de fato possível e viável.
  • O barramento de dados externo de 64 bits dobra a quantidade de informação possível para ler ou escrever em cada acesso à memória e, portanto, permite que o Pentium carregue seu cache de código mais rápido do que o 80486; ele também permite acesso e armazenamento mais rápidos de dados de FPU x87 de 64 e 80 bits .
  • A separação de caches de código e dados diminui os conflitos de busca e leitura / gravação de operando em comparação com o 486. Para reduzir o tempo de acesso e o custo de implementação, ambos são associativos de 2 vias , em vez do cache de 4 vias único do 486. A O aprimoramento relacionado no Pentium é a capacidade de ler um bloco contíguo do cache de código, mesmo quando ele é dividido entre duas linhas de cache (pelo menos 17 bytes no pior caso).
  • Unidade de ponto flutuante muito mais rápida . Algumas instruções mostraram uma enorme melhoria, com destaque para o FMUL, com uma vazão até 15 vezes maior do que no 80486 FPU. O Pentium também é capaz de executar uma instrução FXCH ST (x) em paralelo com uma instrução FPU comum (aritmética ou carregar / armazenar).
  • Somadores de endereço de quatro de entrada permite que o Pentium para reduzir ainda mais o cálculo do endereço da latência em comparação com a 80486. O Pentium pode calcular modos de endereçamento cheios com segmento de base de + base-registar + registo dimensionado + imediato compensado num único ciclo; o 486 tem apenas um somador de endereço de três entradas e deve, portanto, dividir esses cálculos entre dois ciclos.
  • O microcódigo pode empregar ambos os pipelines para permitir que instruções de repetição automática, como REP MOVSW, realizem uma iteração a cada ciclo de clock, enquanto o 80486 precisava de três clocks por iteração (e os primeiros chips x86 significativamente mais do que o 486). Além disso, a otimização do acesso às primeiras palavras do microcódigo durante os estágios de decodificação ajuda a fazer com que várias instruções frequentes sejam executadas de forma significativamente mais rápida, especialmente em suas formas mais comuns e em casos típicos. Alguns exemplos são (486 → Pentium, em ciclos de clock): CALL (3 → 1), RET (5 → 2), desloca / gira (2–3 → 1).
  • Um multiplicador mais rápido, totalmente baseado em hardware, torna as instruções como MUL e IMUL várias vezes mais rápidas (e mais previsíveis) do que no 80486; o tempo de execução é reduzido de 13 para 42 ciclos de clock até 10-11 para operandos de 32 bits.
  • Interrupção virtualizada para acelerar o modo 8086 virtual .
  • Previsão de filial
• Outros recursos :
  • Recursos de depuração aprimorados com a introdução da porta de depuração baseada em processador (consulte Pentium Processor Debugging no Developers Manual, Vol 1).
  • Recursos de autoteste aprimorados, como a verificação de paridade do cache L1 (consulte a Estrutura do Cache no Manual do Desenvolvedor, Vol 1).
  • Novas instruções: CPUID, CMPXCHG8B, RDTSC, RDMSR, WRMSR, RSM.
  • Os registradores de teste TR0 – TR7 e as instruções MOV para acessá-los foram eliminados.
• O Pentium MMX posterior também adicionou o conjunto de instruções MMX , uma extensão de conjunto de instruções de dados múltiplos básicos ( SIMD ), comercializada para uso em aplicações multimídia . O MMX não pode ser usado simultaneamente com as instruções da FPU x87 porque os registros foram reutilizados (para permitir a troca rápida de contexto). Aprimoramentos mais importantes foram a duplicação dos tamanhos do cache de instrução e de dados e algumas mudanças na microarquitetura para melhor desempenho.

O Pentium foi projetado para executar mais de 100 milhões de instruções por segundo (MIPS), e o modelo de 75 MHz foi capaz de atingir 126,5 MIPS em certos benchmarks. A arquitetura Pentium normalmente ofereceu menos do dobro do desempenho de um processador 486 por ciclo de clock em benchmarks comuns. As peças 80486 mais rápidas (com microarquitetura ligeiramente melhorada e operação de 100 MHz) eram quase tão poderosas quanto os Pentiums de primeira geração, e o AMD Am5x86 era quase igual ao Pentium 75 em relação ao desempenho ALU puro.

Errata

As primeiras versões dos Pentiums P5 de 60–100 MHz tinham um problema na unidade de ponto flutuante que resultava em resultados incorretos (mas previsíveis) de algumas operações de divisão. Essa falha, descoberta em 1994 pelo professor Thomas Nicely no Lynchburg College, Virginia, tornou-se amplamente conhecida como bug do Pentium FDIV e causou constrangimento para a Intel, que criou um programa de intercâmbio para substituir os processadores com defeito.

Em 1997, outra errata foi descoberta que poderia permitir que um programa malicioso travasse um sistema sem quaisquer privilégios especiais, o " bug F00F ". Todos os processadores da série P5 foram afetados e nenhuma revisão fixa foi lançada, no entanto, os sistemas operacionais contemporâneos foram corrigidos com soluções alternativas para evitar travamentos.

Núcleos e etapas

O Pentium foi o principal microprocessador da Intel para computadores pessoais em meados da década de 1990. O design original foi reimplementado em processos mais novos e novos recursos foram adicionados para manter sua competitividade e para atender a mercados específicos, como computadores portáteis. Como resultado, houve várias variantes da microarquitetura P5.

P5

O primeiro núcleo do microprocessador Pentium recebeu o codinome "P5". Seu código do produto era 80501 (80500 para a primeira steppings Q0399). Havia duas versões, especificadas para operar a 60 MHz e 66 MHz, respectivamente, usando o soquete 4 . Esta primeira implementação do Pentium usou uma fonte de alimentação tradicional de 5 volts (descendente dos requisitos de compatibilidade transistor-transistor (TTL) usuais ). Continha 3,1 milhões de transistores e media 16,7 mm por 17,6 mm para uma área de 293,92 mm ² . Foi fabricado em um processo semicondutor de óxido metálico complementar bipolar de 0,8 μm ( BiCMOS ). O projeto de 5 volts resultou em um consumo de energia relativamente alto para sua frequência de operação quando comparado aos modelos diretamente seguintes.

P54C

O P5 foi seguido pelo P54C (80502) em 1994, com versões especificadas para operar a 75, 90 ou 100 MHz usando uma fonte de alimentação de 3,3 volts. Marcando a chave para o soquete 5 , este foi o primeiro processador Pentium a operar a 3,3 volts, reduzindo o consumo de energia, mas necessitando de regulação de tensão nas placas-mãe. Tal como acontece com processadores 486 de clock mais alto, um multiplicador de clock interno foi empregado a partir daqui para permitir que o circuito interno trabalhe em uma frequência mais alta do que o endereço externo e os barramentos de dados, pois é mais complicado e complicado aumentar a frequência externa, devido a restrições físicas. Também permitia o multiprocessamento bidirecional e tinha um APIC local integrado e novos recursos de gerenciamento de energia. Ele continha 3,3 milhões de transistores e media 163 mm ² . Foi fabricado em um processo BiCMOS que foi descrito como 0,5 μm e 0,6 μm devido a diferentes definições.

P54CQS

O P54C foi seguido pelo P54CQS no início de 1995, que operava a 120 MHz. Ele foi fabricado em um processo BiCMOS de 0,35 μm e foi o primeiro microprocessador comercial a ser fabricado em um processo de 0,35 μm. Sua contagem de transistores é idêntica à do P54C e, apesar do processo mais recente, ele também tinha uma área de matriz idêntica. O chip foi conectado à embalagem por meio de ligação de fios , que só permite conexões ao longo das bordas do chip. Um chip menor teria exigido um redesenho da embalagem, pois há um limite no comprimento dos fios e as bordas do chip estariam mais longe das almofadas na embalagem. A solução era manter o chip do mesmo tamanho, reter o pad-ring existente e apenas reduzir o tamanho do circuito lógico do Pentium para permitir que ele alcançasse frequências de clock mais altas.

P54CS

O P54CQS foi rapidamente seguido pelo P54CS, que operava a 133, 150, 166 e 200 MHz, e introduziu o soquete 7 . Ele continha 3,3 milhões de transistores, medindo 90 mm ² e foi fabricado em um processo BiCMOS de 0,35 μm com quatro níveis de interconexão.

P24T

O P24T Pentium OverDrive para sistemas 486 foi lançado em 1995, que eram baseados em versões de 3,3 V 0,6 μm usando um clock de 63 ou 83 MHz. Uma vez que estes utilizado soquete 2 / 3 , algumas modificações tinha que ser feito para compensar o bus de dados de 32 bits e mais lento cache L2 de bordo de 486 placas-mãe. Eles foram, portanto, equipados com um cache L1 de 32  KB (o dobro dos processadores Pentium pré-P55C).

P55C

O P55C (ou 80503) foi desenvolvido pelo Centro de Pesquisa e Desenvolvimento da Intel em Haifa, Israel . Foi vendido como Pentium com tecnologia MMX (normalmente chamado apenas de Pentium MMX ); embora fosse baseado no núcleo P5, apresentava um novo conjunto de 57 instruções "MMX" destinadas a melhorar o desempenho em tarefas de multimídia, como codificação e decodificação de dados de mídia digital. A linha Pentium MMX foi lançada em 22 de outubro de 1996 e lançada em janeiro de 1997.

As novas instruções funcionaram em novos tipos de dados: vetores empacotados de 64 bits de oito inteiros de 8 bits, quatro inteiros de 16 bits, dois inteiros de 32 bits ou um inteiro de 64 bits. Assim, por exemplo, a instrução PADDUSB (Packed ADD Unsigned Saturated Byte) adiciona dois vetores, cada um contendo oito inteiros sem sinal de 8 bits juntos, elemento a elemento; cada adição que transbordaria satura , resultando em 255, o valor máximo sem sinal que pode ser representado em um byte. Essas instruções bastante especializadas geralmente requerem uma codificação especial do programador para serem usadas.

Outras mudanças no núcleo incluem um pipeline de 6 estágios (vs. 5 em P5) com uma pilha de retorno (primeiro feito em Cyrix 6x86) e melhor paralelismo, um decodificador de instrução aprimorado, cache de dados L1 de 16 KB + cache de instrução L1 de 16 KB com Ambos 4 -way associativity (vs. 8KB L1 Data / instrução com 2-way em P5), 4 buffers de gravação que agora podem ser usados ​​por qualquer pipeline (vs. um correspondente a cada pipeline em P5) e um preditor de ramificação aprimorado retirado do Pentium Pro, com um buffer de 512 entradas (vs. 256 em P5).

Ele continha 4,5 milhões de transistores e tinha uma área de 140 mm ² . Ele foi fabricado em um processo CMOS de 0,28 μm com os mesmos passos de metal do processo BiCMOS de 0,35 μm anterior, então a Intel o descreveu como "0,35 μm" por causa de sua densidade de transistor semelhante. O processo possui quatro níveis de interconexão.

Enquanto o P55C permaneceu compatível com o Socket 7 , os requisitos de tensão para alimentar o chip diferem das especificações do Socket 7 padrão. A maioria das placas-mãe fabricadas para o soquete 7 antes do estabelecimento do padrão P55C não são compatíveis com o barramento de tensão dupla necessário para a operação adequada desta CPU (tensão de núcleo de 2,9 volts, tensão de entrada / saída (E / S) de 3,3 volts ). A Intel resolveu o problema com os kits de atualização OverDrive que apresentavam um intermediário com sua própria regulação de tensão.

Tillamook

As CPUs do notebook Pentium MMX usavam um módulo móvel que segurava a CPU. Este módulo era uma placa de circuito impresso (PCB) com a CPU diretamente conectada a ela em um formato menor. O módulo se encaixou na placa-mãe do notebook e, normalmente, um dissipador de calor foi instalado e fez contato com o módulo. No entanto, com o Tillamook Mobile Pentium MMX de 0,25 μm (em homenagem a uma cidade no Oregon ), o módulo também continha o chipset 430TX junto com a memória cache de 512 KB de memória de acesso aleatório estática (SRAM) do sistema.

Modelos e variantes

Pentium e Pentium com tecnologia MMX

Nome de código	P5		P54C				P54C / P54CQS	P54CS				P55C						Tillamook
Código do produto	80501		80502									80503
Tamanho do processo ( μm )	0,80		0,60 ou 0,35 *					0,35				0,35 (depois 0,28)						0,25
Área da matriz ( mm 2 )	293,92 (16,7 x 17,6 mm)		148 @ 0,6 μm / 91 (posterior 83) @ 0,35 μm					91 (mais tarde 83)				141 @ 0,35 μm / 128 @ 0,28 μm						94,47 (9,06272 x 10,42416 mm)
Número de transistores (milhões)	3,10		3,20					3,30				4,50
Soquete	Soquete 4		Soquete 5/7					Soquete 7
Pacote	CPGA / CPGA + IHS		CPGA / CPGA + IHS / TCP *				CPGA / TCP *	CPGA / TCP *		CPGA / PPGA	PPGA	TCP *			CPGA / PPGA / TCP *		PPGA / TCP *	TCP / TCP em MMC-1
Velocidade do relógio ( MHz )	60	66	75	90	100		120	133	150	166	200	120 *	133 *	150 *	166	200	233	166	200	233	266	300
Velocidade do barramento ( MHz )	60	66	50	60	50	66	60	66	60	66		60	66	60	66
Tensão do núcleo	5.0	5,15	3,3 2,9 *	3,3 2,9 *	3,3 3,1 * 2,9 *		3,3 3,1 * 2,9 *	3,3 3,1 * 2,9 *	3,3 3,1 * 2,9 *	3,3	3,3	2,2 *	2,45 *	2,45 *	2,8 2,45 *	2,8	2,8	1,9 1,8 *	1,8 *	1,8 *	1,9 2,0 *	2.0 *
Tensão de E / S	5.0	5,15	3,3	3,3	3,3		3,3	3,3	3,3	3,3	3,3	3,3	3,3	3,3	3,3	3,3	3,3	2,5	2,5	2,5	2,5	2,5
TDP (máx. W)	14,6 (15,3)	16,0 (17,3)	8,0 (9,5) 6,0 * (7,3 *)	9,0 (10,6) 7,3 * (8,8 *)	10,1 (11,7) 8,0 a 0,6μ * (9,8 a 0,6μ *) 5,9 a 0,35μ * (7,6 a 0,35μ *)		12,8 (13,4) 7,1 * (8,8 *)	11,2 (12,2) 7,9 * (9,8 *)	11,6 (13,9) 10,0 * (12,0 *)	14,5 (15,3)	15,5 (16,6)	4,2 *	7,8 * (11,8 *)	8,6 * (12,7 *)	13,1 (15,7) 9,0 * (13,7 *)	15,7 (18,9)	17,0 (21,5)	4,5 (7,4) 4,1 * (5,4 *)	5,0 * (6,1 *)	5,5 * (7,0 *)	7,6 (9,2) 7,6 * (9,6 *)	8,0 *
Introduzido	22/03/1993		10/10/1994	07/03/1994			27/03/1995	12/06/1995	04/01/1996		10/06/1996	20/10/1997	19/05/1997	08/01/1997			02/06/1997	08/1997			1998-01	01/1999
* Um asterisco indica que eles estavam disponíveis apenas como chips Mobile Pentium ou Mobile Pentium MMX para laptops .

Pentium OverDrive com tecnologia MMX

Nome de código	P54CTB
Código do produto	PODPMT60X150		PODPMT66X166	PODPMT60X180		PODPMT66X200
Tamanho do processo (μm)	0,35
Soquete	Soquete 5/7
Pacote	CPGA com dissipador de calor, ventilador e regulador de tensão
Velocidade do relógio (MHz)	125	150	166	150	180	200
Velocidade do barramento (MHz)	50	60	66	50	60	66
Upgrade para	Pentium 75	Pentium 90	Pentium 100 e 133	Pentium 75	Pentium 90, 120 e 150	Pentium 100, 133 e 166
TDP (máx. W)	15,6		15,6	15,6		18
Voltagem	3,3		3,3	3,3		3,3

Versões integradas do Pentium com tecnologia MMX

Nome de código	P55C		Tillamook
Código do produto	FV8050366200	FV8050366233	FV80503CSM66166	GC80503CSM66166	GC80503CS166EXT	FV80503CSM66266	GC80503CSM66266
Tamanho do processo ( μm )	0,35		0,25
Velocidade do relógio ( MHz )	200	233	166	166	166	266	266
Velocidade do barramento ( MHz )	66	66	66	66	66	66	66
Pacote	PPGA	PPGA	PPGA	BGA	BGA	PPGA	BGA
TDP (máx. W)	15,7	17	4,5	4,1	4,1	7,6	7,6
Voltagem	2,8	2,8	1,9	1,8	1,8	1,9	2.0

Concorrentes

Após a introdução do Pentium, concorrentes como NexGen , AMD, Cyrix e Texas Instruments anunciaram processadores compatíveis com Pentium em 1994. A revista CIO identificou o NexGen Nx586 como a primeira CPU compatível com Pentium, enquanto a PC Magazine descreveu o Cyrix 6x86 como o primeiro . Estes foram seguidos pelo AMD K5 , que foi adiado devido a dificuldades de design. Mais tarde, a AMD comprou a NexGen para ajudar a projetar o AMD K6 , e a Cyrix foi comprada pela National Semiconductor . Os processadores posteriores da AMD e Intel mantêm a compatibilidade com o Pentium original.

Veja também

• Lista de microarquiteturas de CPU Intel
• Lista de microprocessadores Intel Pentium
• Cache on a stick (COASt), módulos de cache L2 para Pentium
• Arquitetura do conjunto de instruções IA-32 (ISA)
• Controlador de cache Intel 82497

Concorrentes

• AMD K5 , AMD K6
• Cyrix 6x86
• WinChip C6
• NexGen Nx586
• Subir MP6

Referências

links externos

• CPU-Collection.de - imagens e descrições do Intel Pentium
• Identificação de CPU Intel Plasma Online
• O Pentium Timeline Project O Pentium Timeline Project mapeia o chip mais antigo e o mais novo conhecido de todas as especificações S feitas. Os dados são mostrados em uma linha do tempo interativa.

Fichas técnicas da Intel

• Pentium (P5)
• Pentium (P54)
• Pentium MMX (P55C)
• Pentium MMX móvel (P55C)
• Pentium MMX móvel (Tillamook)

Manuais da Intel

Estes manuais fornecem uma visão geral do processador Pentium e seus recursos:

• Manual do desenvolvedor da família de processadores Pentium Processador Pentium (Volume 1) (número de pedido Intel 241428)
• Manual do desenvolvedor da família de processadores Pentium, Volume 2: Referência do conjunto de instruções (número de pedido Intel 243191)
• Manual do desenvolvedor da família de processadores Pentium, Volume 3: Manual de arquitetura e programação (número de pedido Intel 241430)